

分散式雙核心微控制器設計

洪子家、胡永柟

E-mail: 9804888@mail.dyu.edu.tw

摘要

本文主要基於多核心之優點，以設計一顆多核心控制器內並以分散式多處理器架構為主。而微處理器核心將擬採用自行設計的似PIC之核心，隨後加入靜態連結網路並實作核心之間溝通的網路協定機制。

本文製作流程擬先用Verilog or VHDL硬體描述語言制做出類似PIC核心，而後再用Modelsim及SynaptiCAD等工具去模擬PIC核心的正確性，後續將進行連結網路型態分析，以選擇適合之連接網路並加入網路協定機制讓核心之間能互相交換資料，最後經模擬都正確。

本文研究之目的，主要在於考慮到集中式多處理器架構當核心數目增加後會造成頻寬的問題以限制核心數目成長，因此以設計一顆以分散式架構為主的多核心處理器，並從中去探討分散式架構之性能優寡和核心與核心之間通聯上的問題，並找尋能提升整體多核心架構之效能方法。

關鍵詞：硬體描述語言、單晶片、微控制器、多核心處理器

目錄

封面內頁	
簽名頁	
授權書	iii
中文摘要	iv
英文摘要	v
誌謝	vi
目錄	vii
圖目錄	x
表目錄	xii
第一章 緒論	1
1.1 前言	1
1.2 研究方法與流程	3
1.3 系統架構	4
1.4 論文大綱	4
第二章 多核心處理器理論	5
2.1 佛林分類	5
2.1.1 SISD	5
2.1.2 SIMD	6
2.1.3 MISD	7
2.1.4 MIMD	7
2.2 多處理器架構	8
2.2.1 集中式架構	9
2.2.2 分散式架構	11
2.2.3 多處理器的溝通方式	12
2.3 快取一致性	13
2.3.1 寫入失效	15
2.3.2 寫入更新	17
2.4 多處理器的運作原理	18
2.5 平行處理程式設計之問題	21
第三章 微控制器簡介	22
3.1 PIC處理器簡介	22

3.2 單晶片基本架構	23
3.2.1 單晶片微電腦	23
3.2.2 PIC16F877 單晶片微電腦	24
3.3 系統架構	26
3.3.1 PIC16F87X 單晶片核心架	26
3.4 單晶片的振盪時脈	28
3.4.1 指令週期與指令流程	29
3.5 記憶體架構	30
3.5.1 程式記憶體	30
3.5.2 資料記憶體	31
3.6 ALU 與特殊功能暫存器	33
3.6.1 算數邏輯單元與工作暫存	33
3.6.2 狀態暫存器	34
3.6.3 程式計數器	34
3.6.4 堆疊	35
3.7 中斷	36
第四章 雙核心微控制器系統架構設計與驗證	37
4.1 指令集架構	37
4.2 硬體架構	38
4.3 處理器結構	39
4.4 雙核心微控制器架構	41
4.4.1 指令提取階段	43
4.4.2 指令解碼階段	44
4.4.3 指令執行階段	46
4.4.4 指令寫回階段	47
4.5 雙核心微控制器驗證	47
4.5.1 單核心與雙核心模擬比較	48
4.5.2 平行處理	54
第五章 結論與未來展望	56
參考文獻	58

參考文獻

- [1] 卓聖鵬, “ 嵌入式系統開發技術 ”, 全華科技圖書。
- [2] 楊明豐, “ 8051 單晶片 C 語言設計實務 ”, 碁?。
- [3] 趙春堂, “ PIC 單晶片學習祕笈 ”, 全威圖書。
- [4] 何信龍、李雪銀, “ PIC16C7X 入門與應用範例 ”。
- [5] 唐佩忠, “ VHDL 與數位邏輯設計 ”, 高立。
- [6] 鄭信源, “ Verilog 硬體描述語言數位電路 ”, 儒林。
- [7] 洪正瑞, “ 詳細解析 PIC16F877 原理與應用 ”, 台科大圖書。
- [8] 蔡國瑞、林明權, “ 快速數位系統 IC 雛型設計實務 ”。
- [9] 黃文凱, “ 適用於低成本嵌入式多媒體控制器 ”, 中山大學。
- [10] 林銘晨, “ 雙核心微控制器之設計與研究 ”, 大葉大學。
- [11] William Stallings, “ Computer Organization and Arthitecture Design for Performance ”, Sixth edition.
- [12] John L.Hennessy, David A.Patterson, “ Computer Architecture: A Quantitative Approach ”, Third edition.
- [13] John L.Hennessy, David A.Patterson, “ Computer Organization and Design ” Third edition.
- [14] Hesham El-Rewini, Mostafa Abd-El-Barr, “ Advanced Computer Architecture and Parallel Processing.
- [15] M.Morris Mano, “ Computer System Architecture Third edition.
- [16] Samir Palnitkar, “ Verilog HDL: A Guide to Digital Design and Synthesis.
- [17] Lei Chai, Qi Gao, Dhabaleswar K.Panda, “ Understanding the Impact of Multi-Core Architecture in Cluster Computing: A Case Study with Intel Dual-Core System ”, IEEE, 2007.
- [18] Hossein Pourreza, Peter Graham, “ On the Programming Impact of Multi-Core, Multi-processor Nodes in MPI Clusters ”, IEEE, 2007.
- [19] Sadaf R.Alam, Richard F.Barrett, Jeffery A.Kuehn, Philip C.Roth, Jeffrey S.Vetter. “ Characterizatio-n of Scientific Workloads on Systems with

Multi-Core Processors ” ,IEEE,2006.

[20] Pawel Gepner,Michal F.Kowalik, “ Multi-Core Processors:New Way to Achieve High System Performance ” ,IEEE,2006.