# 基於Gao演算法則Reed-Solomon解碼的實現 = Implementation of Reed-Solomon decoder based on Gao's algorithm

## 李忠昱、胡大湘

E-mail: 9707284@mail.dyu.edu.tw

#### 摘要

在科技快速進步的時代,無線化通訊科技也隨之蓬勃發展,例如手機通訊,WIMAX無線網路等。然而,雜訊干擾與資料錯誤遺失的問題也較以往嚴重。為了更正雜訊對資料所造成的錯誤與遺失,具有錯誤更正能力的「錯誤更正碼」在通訊系統中扮演著重要之角色。 Gao 演算法則為Reed Solomon (RS)解碼法則中最簡單之一。 本研究以VHDL語言實現Gao演算法則,並下載至Xilinx VirtexII 嵌入式系統上加以驗證。在驗證過程中,首先擷取出語音檔數值,編碼後加入隨機亂數模擬資料傳輸時的雜訊干擾,並將受影響數值藉由個人電腦RS232界面傳送至嵌入式系統,進行Gao解碼器(實現Gao演算法則的硬體)運作,隨後將其結果傳回電腦。與原始的聲音作對照比較,以驗證此嵌入式系統的正確性。

關鍵詞:錯誤更正碼;Gao演算法;嵌入式系統

#### 目錄

目錄 封面內頁 簽名頁 授權書	
iv 英文摘要	
. xi 第一章 緒論 1.1 前言	
2 1.3 全文架構	on碼基本介
紹 4 2.2 Reed-Solomon編碼演算法則 6 2.2.1 生成多項式	, <b></b>
6 2.2.2 Reed-Solomon編碼演算法則 6 2.3 Reed-Solomon解碼演算法則	
8 2.4 Berlekamp-Massey演算法範例 11 第三章 Gao演算法實現Reed-Solomon編解碼 3.	1 Gao演算
法則概論	編碼法則 .
.........16 3.2.2 Gao解碼法則...........17 3.3 Gao演算法範例..	
	法則比較 .
24 3.4.2 Berlekamp-Massey解碼法則複雜度	. 37 3.4.4
Gao與Berlekamp-Massey複雜度比較44 第四章 硬體實現與系統實驗設計 4.1 Reed-Solomon軟體模擬與	與嵌入式系
統實現 45 4.2 Reed-Solomon硬體電路實現	
57 第五章 結論及未來展望 5.1 研究流程與解決問題	展望...
	通訊系統.
	3 圖2-2
Parity Check Symbols	
. 8 圖2-4 Reed-Solomon 編碼電路	
...13 圖3-1通道出現雜訊干擾..............19 圖3-2 Gao解碼法則概念.....	
	約面
	法電路圖.
	51 圖4-6編碼
電路方塊圖	53
圖4-8 Partial gcd電路方塊圖	
55 圖4-10 Gao演算法則電路方塊圖	
57 圖4-12語音檔開啟	
.......59 圖4-14 Gao編碼處理.............59 圖4-15雜訊干擾比對..	
60 圖4-16錯誤更正後聲音檔	正聲音檔 .
61 圖4-18原始聲音檔	-擾錯誤更正
後聲音燈 62 素日錄 素 2-1 Reed-Solomon碼參數說明	4 表2-2

的對照表
編碼電路時脈運作
表2-6 疊代運算初始化............14 表2-7 疊代運算流程................
.14 表 3-1 的對照表................18 表 3-2 Partial gcd運算初始化............
...22 表 3-3 Partial gcd運算過程..............22 表 3-4 Gao編碼與Berlekamp-Massey編碼法則特
色
........30 表 3-7 修正複雜度.............30 表 3-8錯誤位置計算複雜度....
Berlekamp-Massey解碼法則複雜度
.40 表 3-14 Partial gcd運算流程............40 表3-15 Partial gcd運算流程.............
.41 表3-16 Partial gcd的 的計算複雜度.........42 表3-17 Partial gcd運算過程..............
....42 表3-18 Partial gcd的 的計算複雜度.........43 表3-19 Partial gcd運算複雜度........
.......43 表3-20 Long division運算複雜度.............43 表3-21 Gao解碼法則複雜度......
........44 表 3-22 Gao與Berlekamp-Massey解碼法則複雜度比較....44 表 4-1 符元對應數字表.....
.........47 表4-2 加法電路 時脈運作.......49 表4-3 乘法電路 時脈運作........
50

### 參考文獻

- [1] Shuhong Gao, "A NEW AIGORITHM FOR DECODING REED-SOLOMON CODES" [2] Sergei V. Fedorenko, Member "A simple algorithm for decoding Reed-Solomon codes and its relation to the Welch-Berlekamp algorithm" [3] S. Lin and D.J. Costello, Jr, "Error Control Coding", 2nd edition Prentice Hall, 2004 [4] 黃偉凱, "Implementation of Euclidean Algorithm Based on Embedded System", 大葉大學電信工程學系碩士班碩士論文, 2007 [5] 劉紹漢、林灶生,"VHDL晶片設計,使用ISE、Modelsim發展系統",全華科技圖書,台北,2004。 [6] 唐佩忠,"VHDL與數位邏輯設計",高立圖書,2004 [7] 王小川,"語音訊號處理",全華科技圖書,出版二刷2005年2月。
- [8] 劉紹漢、林灶生, "SOC系統晶片設計使用Xilinx EDK",全華科技圖書, 2006年7月。
- [9] 劉紹漢、林灶生, "FPGA晶片設計與專題製作", 全華科技圖書, 2004年6月。