

## 佈局後利用空間資訊以降低串音問題之探討

彭耀毅、林浩仁

E-mail: 9511230@mail.dyu.edu.tw

## 摘要

在先進製程技術下，積體電路內部連接線的耦合(Coupling)與邊緣(Fringe)寄生電容大幅增加，引發明顯的訊號干擾(crosstalk)現象，導致訊號完整性(Signal Integrity)的嚴重問題，訊號干擾不僅會影響電路的效能，更嚴重者將造成電路功能不正確，因此，如何降低積體電路的訊號干擾，是目前一個很重要的研究議題。安插緩衝器(Buffer Insertion)是目前常用来降低訊號干擾的有效方案之一，但是安插緩衝器若不考慮電路佈局因素，則電路面積的增加量將相當明顯，這不僅增加電路的成本，且將造成電路功率消耗(power dissipation)增加與良率(yield)降低的不良現象。本篇論文探討在執行完電路元件擺置與繞線(Placement & Routing, R&R)後，進一步由佈局規劃中抽出未被使用的可用空間資訊，作為安插緩衝器之用，以降低電路同金屬層的訊號干擾。根據前述的可用空間，我們設計一套演算法，針對電路中訊號干擾較嚴重的連接線，整體分配使用這些寶貴的可用空間來安插緩衝器，使得訊號干擾現象可以得到最佳的改善。連接線的緩衝器位置安排完成後，再以Maze-Routing演算法來修改繞線的路徑。在實驗部分，以ISCAS 89測試電路組來做分析，搭配TSMC 0.18um 製程標準元件庫，並且利用SOC Encounter這套佈局軟體，作為訊號干擾分析的工具。電路經過本文所設計的安插緩衝器程序後，除都可以順利通過DRC與LVS的驗證之外，獲得訊號干擾降低比率約75%以上。

關鍵詞：空間資訊，緩衝器安插，訊號干擾，佈局

## 目錄

封面內頁 簽名頁 授權書.....	iii 中文摘要.....	iv 英文摘要.....
要.....	v 誌謝.....	vii 目錄.....
錄.....	x 表目錄.....	viii 圖目
言.....	1 1.2 研究動機.....	5 第二章 相關背景介紹 2.1 安插緩衝器對於訊號
干擾的影響.....	9 2.2 佈局時使用緩衝器來預防訊號干擾.....	12 2.3 佈局後使用緩衝器來修正訊號干
擾.....	13 第三章 基於可用空間之安插緩衝器演算法 3.1 晶片設計流程.....	15 3.2 安插緩衝器
演算法.....	18 3.3 成本函數.....	30 第四
章 實驗結果 4.1 實驗環境與測試電路.....	32 4.2 實驗數據.....	33 第五章 結論與未來
展望 5.1 結論.....	36 5.2 未來展望.....	36 參考文
獻.....	38	

參考文獻

- [1] Magma Design Automation, " Signal Integrity Sign-off Verification ", White Paper, 2002.
  - [2] Murat Becer, Ravi Vaidyanathan, Chanhee Oh, Rajendran Panda, " Signal Integrity Management in an SoC Physical Design Flow ", ACM ISPD ' 03, April 6-9, 2003.
  - [3] Chou, H, and S Chiu, " Crosstalk Reduction and Tolerance in Deep Sub-Micron Interconnects," Department of Electrical and Computer Engineering, University of Wisconsin, Madison, WI.
  - [4] Dubey, S. ;Jorgenson, J. ; " Crosstalk Reduction Using Buffer Insertion " ; IEEE International Symposium on, 2002 , pp. 639-642 [5] Tianpei Zhang and Sachin S. Sapatnekar, " Simultaneous Shield and Buffer Insertion for Crosstalk Noise Reduction in Global Routing " IEEE International Conference on Computer Design,2004.
  - [6] C. Alpert, J. Hu, S. S. Sapatnekar and P. Villarrubia, " A Practical Methodology for Early Buffer and Wire Resource Allocation, " Proc. DAC, 2001, pp. 189-194.
  - [7] C. J. Alpert, A. Devgan and S. T. Quay, " Buffer Insertion for Noise and Delay Optimization, " IEEE Trans. on Comput.-Aided Design, 1999, pp. 1633-1645.
  - [8] A. Vittal and M. Marek-Sadowska, " Crosstalk reduction for VLSI, " IEEE Trans. Computer-Aided Design, vol. 16, Mar. 1997, pp.290 – 298.
  - [9] J. Cong, D. Pan, and P. V. Srinivas, " Improved crosstalk modeling for noise constrained interconnect optimization, " in Proc. Asia South Pacific Design Automation Conf., 2001, pp. 373 – 378.
  - [10] Qingjian Yu; Kuh, E.S.; " New efficient and accurate moment matching based model for crosstalk estimation in coupled RC trees, " IEEE

- ,Quality Electronic Design, 2001, pp. 151 – 157.
- [11] Xiaoliang Bai, Chandra R. ,Dey, S. ,Srinivas P.V. , “ Interconnect coupling-aware driver modeling in static noise analysis for nanometer circuits, ” Computer-Aided Design of Integrated Circuits and Systems, vol. 23, 2004, pp. 1256 – 1263.
- [12] C.Y. Lee. “ An algorithm for path connections and its applications. ” IRE Transactions on Electronic Computers, 1961.
- [13] 段榮保 , 陳美麗 , “ 最小化串音效應之多階層式繞線方法 ” 中原大學資訊工程系碩士論文 , 2003。
- [14] B. Young, “ Digital Signal Integrity: Modeling and Simulation with Interconnects and Packages ” , Prentice Hall, 2001.
- [15] Vittal, A. Chen, L.H. Marek-Sadowska, M. Kai-Ping Wang. Yang, S. ” Crosstalk in VLSI Interconnections ” . Computer-Aided Design of Integrated Circuits and Systems, 1999, pp. 1817 – 1824.
- [16] Chakraborty, K.; Long, D.E.; Fishburn, J.P.; Singhal, K.; Lun Ye, Ortiz, C.; “ A signal integrity-driven buffer insertion technique for post-routing noise and delay optimization ” Custom Integrated Circuits Conference. IEEE 2002 12-15 May 2002 Page(s):23 – 26.