

高密度電漿CVD技術的發展與挑戰

賴建修、鍾翼能

E-mail: 9419700@mail.dyu.edu.tw

摘要

在微電子電路製程技術中，應用化學氣相沉積技術來沉積介電質薄膜已經被廣泛的使用。這些沉積的介電質薄膜例如：氧化矽、氮化矽以及雜其他元素的矽玻璃等。在本技術報告中將回顧化學氣相沉積技術與薄膜的應用。隨著半導體製程技術世代的演進，元件的尺寸不斷縮小，元件與元件或彼此金屬導線間的間隙變的越來越窄，如何將這些間隙完整填滿而不會侵害金屬導線或產生孔洞，已經變的更加困難。高密度電漿化學氣相沉積技術，就可以應用在這些次微米、高深寬比間隙製程中，諸如：金屬間介電層、金屬前介電層與淺溝渠絕緣等，沉積出高品質的氧化物薄膜。在降低寄生電容效應，提昇元件速度方面，由高密度電漿化學氣相沉積出來的氟矽氧玻璃也將是一種優良的低介電材料選擇。高密度電漿化學氣相沉積技術主要應用在0.35um以下製程世代中，並可延續到0.10um或者更小尺寸。在本技術報告中將針對高密度電漿化學氣相沉積技術發展背景與概念介紹。另外，個人將重點著重在沉積介電質薄膜製程參數的調整與研究其對製程結果的影響，最後討論目前高密度電漿化學氣相沉積技術所遭遇的問題以及未來的技術發展方向與挑戰。

關鍵詞：介電質薄膜、高密度電漿、化學氣相沉積

目錄

封面內頁 簽名頁 國科會授權書	iii	中文摘要
iv 英文摘要	v	感謝
vi 目錄	vii	圖目錄
x 表目錄	xiii	第
第一章 導論 1.1 研究動機	1	1.1.2 研究目的與方法
1.2 第二章 化學氣相沉積與介電層薄膜 2.1 簡介	3	2.2 介電層薄膜
2.3 2.3.1 化學氣相沉積製程	6	2.3.1 化學氣相沉積製程基礎
2.3.2 表面吸附	11	2.3.3 化學氣相沉積動力學
2.3.4 電漿的基礎原理	15	2.4 介電層的應用
2.4.1 淺溝渠絕緣	21	2.4.1 2.4.1 側壁空間層
2.4.2 金屬層間介電層	23	2.4.2 鈍層
2.4.3 金屬前介電層	26	2.4.3 2.4.3 加熱矽烷CVD製程
2.4.4 金屬層間介電層	29	2.4.4 30.3.2.1 常壓化學氣相沉積
2.4.5 鈍層	32	2.4.4 30.3.2.2 低壓化學氣相沉積
2.5 第三章 化學氣相沉積製程的發展 3.1 簡介	32	2.4.4 30.3.2.3 電漿輔助化學氣相沉積
3.2 3.2.1 常壓化學氣相沉積	33	2.4.4 30.3.2.4 次大氣壓化學氣相沉積
3.2.2 低壓化學氣相沉積	33	2.4.4 30.3.2.5 高密度電漿化學氣相沉積
3.2.3 電漿輔助化學氣相沉積	33	2.4.4 30.3.3 介電質CVD製程
3.2.4 次大氣壓化學氣相沉積	33	2.4.4 32.3.3 加熱O ₃ -TEOS CVD
3.3 3.3.1 加熱矽烷CVD製程	33	2.4.4 32.3.3.1 加熱TEOS CVD製程
3.3.2 加熱TEOS CVD製程	33	2.4.4 33.3.3 PECVD TEOS CVD製程
3.3.3 PECVD 矽烷CVD製程	37	2.4.4 42 第四章 高密度電漿化學氣相沉積製程 4.1 高密度電漿化學氣相沉積製程發展背景
3.3.4 PECVD 矽烷CVD製程	37	46 4.1.1 技術驅動
4.1 高密度電漿化學氣相沉積製程發展背景	46	4.1.2 現行可能的技術
4.2 高密度電漿化學氣相沉積製程概念	55	48 4.1.3 低介電係數薄膜的需求
4.2.1 高密度電漿	55	50 4.1.4 階梯覆蓋與懸突
4.2.2 沉積與蝕刻	55	52 4.1.5 轟擊蝕刻--突角削剪
4.3 4.3.1 高密度電漿化學氣相沉積反應腔	59	54 4.2.1 高密度電漿
4.3.2 高密度電漿化學氣相沉積製程的應用種類	61	4.2.2 沉積與蝕刻
4.4 4.4.1 高密度電漿化學氣相沉積反應參數控制	63	58 4.3.1 高密度電漿化學氣相沉積反應腔
4.4.2 製程參數	63	59 4.4.1 高密度電漿化學氣相沉積製程的應用種類
4.4.3 沉積蝕刻比和填洞能力的關係	64	61 4.5.1 製程參數
4.4.4 製程參數與沉積率的關係	67	63 4.5.2 沉積蝕刻比和填洞能力的關係
4.4.5 製程參數與蝕刻率的關係	72	64 4.5.3 製程程式
4.5 4.5.1 製程參數	76	66 4.5.4 製程參數與沉積率的關係
4.5.2 沉積蝕刻比和填洞能力的關係	76	67 4.5.5 製程參數與蝕刻率的關係
4.5.3 製程程式	76	72 4.6 高密度電漿化學氣相沉積製程的問題與改善
4.5.4 製程參數與沉積率的關係	76	74 4.6.1 製程參數
4.5.5 製程參數與蝕刻率的關係	76	76 4.6.2 沉積蝕刻比和填洞能力的關係
4.6 4.6.1 製程參數	86	79 第五章 結論
4.6.2 沉積蝕刻比和填洞能力的關係	86	88

1. S. V. Nguyen, "Plasma-Assisted Chemical Vapor Deposition," Handbook of Thin-Film Deposition Processes and Techniques, Klaus K. Schuegraf, Ed., Noyes Publications, Park Ridge, NJ, 1988, pp. 112-141. 2. Plasma CVD papers in Proceedings of the Fourteenth International VLSI Multilevel Interconnection Conference (VMIC), 1997. 3. N. Goldsmith and W. Kern, "The Deposition of Vitreous Silicon Dioxide Films from Silane," RCA Rev. 28, 153-165 (1967). 4. V. C. Patrick, H. W. Fry, V. S. Baer, and V. d. H. Wilbert, "HDPCVD Films Enabling Shallow Trench Isolation," Semicond. Int. 20, No. 8, 179-186 (1997). 5. P. Singer, "The Future of Dielectric CVD: High Density Plasmas?" Semicond. Int., pp. 126-134 (July 1997). 6. S. V. Nguyen, G. Freeman, D. Dobuzinsky, K. Kelleher, R. Nowak, T. Sahin, and D. Witty, "Characterization of High Density Plasma Deposited Silicon Oxide Dielectric for 0.25 μ m ULSI," Proceedings of the Twelfth International VMIC, 1995, pp. 69-75. 7. G. Turban, "Basic Phenomena in Reactive Low Pressure Plasmas Used for Deposition and Etching," Pure & Appl. Chem. 56, No. 2, 215-230 (1984). 8. Hong Xiao, "Introduction To Semiconductor Manufacturing Technology" 2001, Prentice Hall