## 奈米合成阻劑應用在奈米元件製作與研究

# 羅世嵩、黃俊達

### E-mail: 9314938@mail.dyu.edu.tw

#### 摘要

在積體電路的製程與演變中,微影製程(Lithography process)是半導體產業中最重要的關鍵製程技術。在早期,採用光學 曝光系統的應用(G-line、I-line、DUV、EUV and VUV)和光罩修改技術(PSM、OAI and OPC),並且與光阻阻劑 (BL and CRA)結合,所以只能夠做到深次微米(0.18um、0.13um、0.10um)的技術及元件尺寸。在近年來,由美國半 導體工業協會(Semiconductor Industry Association, SIA)針對微影曝光技術提出的可能解決方法和里程。同時,在台灣的 半導體產業中,許多的公司與學校在研發與製程方面,微影技術開始採用電子束微影與電子束阻劑等等的整合應用,給予 元件的尺寸接近到奈米(90nm、50nm and 35nm)尺寸大小。所以本篇論文研究就是我們利用奈米粒子(C60 and C70) 來修飾電子束阻劑(DSE1010 and NEB22)之探討,並且應用在微影製程與蝕刻製程方面,來完成我們所要之接觸洞 (Contact hole)與片電阻(Sheet resistance)的圖案和尺寸,並且後續把金屬(TiN)的階梯覆蓋(Step coverage)能力應 用在接觸窗口之效果,和金屬矽化物(Silicide)與細線幅效應(Narrow line effect)對於閘極片電阻之穩定性,來證明阻劑 修飾法在未來能夠實現奈米元件之設計與製程研究。

關鍵詞:電子束微影製程;奈米元件;接觸窗口;片電阻;階梯覆蓋;金屬矽化物;細線幅效應

| 封面內頁 簽     | 名頁 授權書                            | iii 中文摘                      |             |
|------------|-----------------------------------|------------------------------|-------------|
| 要          | iv 英文摘                            |                              |             |
| 要          | v誌                                |                              |             |
| 謝          | vi 目                              |                              |             |
| 錄          | vii 圖目                            | 1                            |             |
| 錄          | ix 表目                             |                              |             |
| 錄          | xv 第一章                            | ī 緒                          |             |
| 論          | 1 第二章 實驗                          |                              | 5 2.1       |
| 實驗動機與問     | 目的5 2.2實驗藥品與該                     | 殳備                           | 6 2.2.1實驗藥  |
| 品          | 6 2.2.2實驗設備                       | 7 2.3正型阻劑                    | (DSE1010)與修 |
| 飾後之阻劑應     | 應用與研8 2.3.1靈敏度測試和變動劑量之實驗          | 8 2.3.2抗蝕刻製程分析與?             |             |
| 究          | 92.3.3奈米尺寸之圖案?究與製作                | 92.3.4金屬覆蓋能力之探               |             |
| 討          | 9 2.4負型阻劑(NEB22)與修飾後之阻劑的原         | 應用與研究10 2.4.1敏感度及劑量之         | て實          |
| 驗          | 10 2.4.2抗蝕刻製程分析與研究                | 11 2.4.3奈米尺寸之圖案研究            | 究與製         |
| 作          | 11 2.4.4奈米金屬矽化物閘極應用片電阻量測之研        | ·究.11 第三章 結果與討               |             |
| 論          | 14 3.1正型阻劑和阻劑條                    | 多飾法之實驗結果與討論14÷               | 3.1.1靈敏度及變動 |
| 劑量之分析      | 14 3.1.2抗蝕刻製程分析與研究                | 14 3.1.3奈米尺寸之圖詞              | 案?究與製       |
| 作          | 15 3.1.4金屬覆蓋能力之探討                 | 16 3.2負型阻劑和阻劑修飾法之實           | 驗結果與討       |
| 論1         | 7 3.2.1靈敏度及變動劑量之分析17 3            | 2.2抗蝕刻製程分析與研究                |             |
| 奈米尺寸圖譯     | 案研究與製作183.2.4金屬矽化物閘極              | 應用片電阻測量之研究19 第四書             | 章 <b>結</b>  |
| 論          |                                   |                              | 21          |
| 圖目錄 圖1.1   | 半導體工業協會(SIA)所發布的最新元件里程圖           | 26 圖1.2 正、負光阻曝光顯影成像          | 及蝕刻後的圖形     |
| 轉移結果剖枝     | 斤28 圖1.3 正光阻中的樹脂/感光劑與溶解速率之關係.     |                              |             |
| 驟          | 29 圖1.5 正型與負型電                    | 阻劑之製程                        | 30 圖1.6     |
| C60 奈米粒-   | P團結構示意圖31 圖1.7 C70                | 奈米粒子團結構示意圖                   | 31          |
| 圖1.8 (a) 召 | E一般傳統製程中,未經修飾的阻劑,在顯影後造成阻劑         | <sup></sup> 剛倒塌,與蝕刻後圖案的變形與失真 | (b)經由修飾之    |
| 後阻劑,可以     | 从提高的解析度、抗蝕刻能力,有更好的圖形轉移能力          |                              | 32          |
| 圖2.1 (a)言  | <b>說明未經修飾阻劑,在小線寬時光阻易造成倒塌的現,</b> ( | (b)利用TEOS當作硬式光罩(Hard         | mask),造成非   |
| 等向性 蝕刻     | 的問題40 圖                           | 2.2 NiSi(process flow)流程示意   |             |
| 圖          | 41 圖2.3 (a)片電阻的Layout 圖(b)片       | 電阻與四點探針應用圖42 圖2.4 固定         | X方向線寬       |
|            |                                   |                              |             |

目錄

係.......45 圖3.3 利用氧化矽乾式蝕刻製程,顯示出未經修飾 DSE阻劑,與不同重量百 式蝕刻製程,顯示出經 C60 、 C70 修飾之DSE阻劑,較未經修飾之DSE阻劑,有較好之抗蝕刻能力.48 圖3.6 顯示出未經 修飾的DSE阻劑劑量對接觸窗口尺寸關係圖..49 圖3.7 顯示出DSE阻劑加入C60修飾後劑量對接觸窗口尺寸關 係......51 圖3.9 (a,b)顯示出DSE 阻劑再未經過修飾時,在(DOSE=12.5 圖3.11 (a) 經C60修飾後,增加阻劑感度,曝出65nm的接觸洞(b) 經C70修飾後,增加阻劑感度,曝出60nm的接觸 洞.......54 圖3.12 (a, b)DSE+C70 0.02%,Etch time=45sec,CHF3/CHF3+ 圖3.13 (a, b)DSE+C70\_0.02%,Etch time=45sec,CHF3/CHF3+ CF4 = 0.75,定義圖形尺寸為60nm的壕溝之度,上下兩張 圖表示橫切面的圖案...... Etch time=45sec, CHF3/CHF3 圖3.15 (a, b) DSE+C70\_0.02%, Etch time=45sec, CHF3/CHF3+CF4 =0.25, 定義圖形尺寸為60nm的壕溝之寬度,上下兩 圖3.17 (a)為CVD的示意圖,(b)為PVD的示意圖......61 圖3.18 (a, b)顯示沉積薄膜的階梯覆蓋能力。其中,w 為接觸洞的洞徑,h為洞深:a所指為表面,b為洞壁,c為洞底,d為洞口......62 圖3.19 顯示因為階梯覆蓋能力不佳所形成的孔洞現象......63 圖3.20 (a, b) Metal CVD,Etch time=45sec,CHF3/CHF3 + CF4=1.0定義圖形尺寸為60nm的壕溝之寬度,上下兩張圖表示橫切面的圖 案......64 圖3.21 (a, b) Metal CVD,Etch time=45sec,CHF3/CHF3+CF4=0.75定義 Metal CVD, Etch time=45sec, CHF3/CHF3+ CF4=0.5定義圖形尺寸為60nm的壕溝之寬度,上下兩張圖表示橫切面的圖 案......66 圖3.23 (a, b) Metal CVD,Etch time=45sec,CHF3/CHF3+ CF4=0.25 定義 CVD, Etch time=45sec, CHF3/CHF3+CF4=0.0定義圖形尺寸為60nm的壕溝之寬度,上下兩張圖表示橫切面的圖 案......68 圖3.25 (a, b) Metal PVD,Etch time=45sec,CHF3/CHF3+CF4=1.0定義圖 Metal PVD, Etch time=45sec, CHF3/CHF3+ CF4=0.75定義圖形尺寸為60nm的壕溝之寬度,上下兩張圖表示橫切面的圖 案.......PD 圖3.27 (a, b) Metal PVD,Etch time=45sec,CHF3/CHF3+ CF4=0.5定義圖 Metal PVD, Etch time=45sec, CHF3/CHF3+ CF4=0.25定義圖形尺寸為60nm的壕溝之寬度,上下兩張圖表示橫切面的圖 案.......P 圖3.29 (a, b) Metal PVD,Etch time=45sec,CHF3/CHF3+ CF4=0.0定義圖 較未經修飾之NEB阻劑,有較好之抗蝕刻能力……79 圖3.35 加入C60與C70奈米粒子團,填補了阻劑中的自由體積,提升阻 形嚴重失真變形(a)小倍率放大時(b)大倍率放大時......81圖3.37(a) 經C60修飾後,增加阻劑感度,曝出44nm的線寬,(b)經C70修飾後,增加阻劑感度,曝出36nm的線寬......82圖3.38(a) 測位置的電路放大圖 , (f) 連接部分的電路放大圖...85 圖3.39 ( a ) 經過TCP蝕刻系統量測位置的電路放大圖 , ( b ) 經 在做片電阻量測時,各接面的接合有良好的接合能.87 圖3.41 當變動的閘極寬度(60nm~140nm),發現到Ni/Ti的片電 阻約為5 /s.q.比Ni / TiN的片電阻約10 /s.q.還要小...88 圖3.42 當變動的電流輸入寬度(100nm ~ 180nm),發現到 Ni

表......75

### 參考文獻

[1] 張勁燕, "深次微米矽製程技術", 五南圖書出版公司, pp.23-41 (2003)。

[2] 張俊彥、鄭晃忠, " 積體電路製程及設備技術手冊 ", 中華民國產業科技發展協會 pp .354 (1997)。

[3] 張俊彥、鄭晃忠, " 積體電路製程及設備技術手冊 ", 中華民國產業科技發展協會 pp .355 ( 1997 )。

[4] 張俊彥、鄭晃忠, " 積體電路製程及設備技術手冊 ", 中華民國產業科技發展協會 pp.391(1997)。

[5] Tetsuyoshi Ishii, Hiroshi Nozawa, and Toshiaki Tamamura, "Nanocmposite resist system", Appl. Phys. Lett, 70, 1110, (1997) [6] T. Ishii,

H.Nozawa, T. Tamamura, and A.Ozawa. "C60-incorporated nanocomposite resist for practical nanometer pattern fabrication ", Appl.Phys.Lett, 15, 2570, (1997).

[7] 羅正忠、李嘉平、鄭湘原,翻譯"半導體工程-先進製程與模擬",台灣培生教育出版股份有限公司,pp.196(2002)。

[8] 龍文安, "積體電路微影製程", 高立圖書有限公司, pp.259-316 (1998)。

[9] 龍文安, "積體電路微影製程",高立圖書有限公司,pp. 255 (1998)。

[10] 羅正忠、張鼎張,翻譯"半導體製程技術導論",台灣培生教育出版股份有限公司,pp.303-306(2002)。

[11] Seiji Samukawa, and Tomonori Mukai, "High-performance silicon dioxide etching for less 0.1-um—high-aspect contact holes ", Appl.Phys.Lett, 70, 1110, (1997).

[12] Mitsuo Miyamoto, and Hideto Gotoh "Wet chemical cleaning for damaged layer removal inside the deep sub-micron contact hole ",IEEE/SEMI. Advanced Semiconductor Manufacturing Conference (1998).

[13] Richard A. Gottscho, C.W. Jurgensen, and D. J. Vitkavage "Microscopic uniformity in plasma etching", J.Vac.Sci.Technol.B 10(5),Sep/Oct, (1992).

[14] K. Kurihara , and M Sekine "Plasma characteristics observed through high-aspect-ratio holes in C4F8 plasma", Plasma Sorces Sci. Technol. 5 (1996) 121-125. Printed in the UK.

[15] Paul M. Dentinger ,and James W. Taylor "Oncreasing plasma etch resistance of resist using fullerene additives ", J. Vac. Sci. Technol.B 15(6). Nov/Dec. (1992).

[16] 羅正忠、張鼎張,翻譯"半導體製程技術導論",台灣培生教育出版股份有限公司,pp.459(2002)。

[17] 莊達人, "VLSI製造技術", 高力圖書有限公司, pp.174 (2002)。

[18] 張俊彥、鄭晃忠, "積體電路製程及設備技術手冊", 中華民國產業科技發展協會 pp.247 (1997)。

[19] 張勁燕, "深次微米矽製程技術", 五南圖書出版公司, pp.203 (2003)。

[20] 張勁燕, "深次微米矽製程技術", 五南圖書出版公司, pp.213 (2003)。

[21] 龍文安, " 積體電路微影製程 ",高立圖書有限公司,pp. 255 (1998)。

[22] Masami Kakuchi, Makoto Hikita, and Toshiaki Tamamura "Amorphous carbon films as resist masks with high reactive ion etching resistance for nanometer lithography", Appl Phys Lett 48 (13) March 1986.

[23] 張勁燕,"深次微米矽製程技術",五南圖書出版公司,第四章, pp.137-186(2003)。

[24] 羅正忠、張鼎張,翻譯"半導體製程技術導論",台灣培生教育出版股份有限公司,第十一章,pp.427-480(2002)。

[25] 羅正忠、李嘉平、鄭湘原,翻譯"半導體工程-先進製程與模擬",台灣培生教育出版股份有限公司,第十一章,pp.663-773(2002)。

[26] 林鴻志, "深次微米閘極工程技術發展",電子月刊,四卷十一期,pp.68-83(1998)。

[27] 吳文發, "金屬系化物製程及其應用", 電子月刊,四卷十一期, pp.117-130 (1998)。

[28] S. Wolf and R. N. Tauber, "Silicon Process for the VLSI Era, Vol.1, Process Technology, 1st ed., ", ch.11, pp.384-406 (1986).