考慮串音問題的無格線通道繞線器

陳漢宗、程仲勝

E-mail: 9223678@mail.dyu.edu.tw

摘 要

隨著半導體製程技術的日益精進，VLSI晶片系統工作頻率越來越快且電路中連接線間相互距離也越來越小，這使得電路中的串音干擾日益嚴重。由於串音的增加影響了電路的效率和良率，因此，在電路繞線時考慮如何降低此種干擾日益重要。在傳統上，使用格子化通道繞線器時，線路擺放的位置被限制在軌道上，而軌道間等距的限制使得繞線空間無法有效利用，因此不利於降低串音干擾。在此篇論文中我們提出一個能有效降低串音干擾的無格線通道繞線器。此繞線器所產生之相鄰網列間線段之間的距離是可變動的，其主要是利用權重限制關聯圖做為網列線路擺放的依據，利用權重表示兩網列間的距離，針對所建立之權重限制關聯圖，計算各網列的串音值，當考慮降低某典型之串音干擾時，則可增加其與相鄰網列間之距離，亦即增加其相對邊權重的方式來達成。經由實驗結果得知，在給定的繞線參數下，所提出之考慮串音干擾的無格線通道繞線器可使繞線後每一網列的串音干擾值均小於其串音限制；而在通道高度方面，所得之結果與未考慮串音干擾時亦相去不遠。

關鍵詞：串音；無格線通道繞線；權重限制關聯圖

目錄

封面內頁 簽名頁 授權頁
中文摘要
E-MAIL................................................iii 中文摘要..............................................iv
ABSTRACT..............................................v 請謝..................................................vii 目錄..................................................viii 圖目
錄................................................x 表目錄................................................xii 第一章 前言...........................................1 1.1 研究動
機..........................................1 第二章 通道繞線與串音問題.............................2 2.1 通道繞線..........................................2 2.2 串音
問題..........................................3 2.3 先前研究..........................................4 第三章 無格線通道繞線.................................8 3.1 權重
限制關聯圖....................................8 3.2 無格線通道繞線的參數介紹..........................10 第四章 考慮串音的通道繞線
器...........................13 4.1 輸入資料描述......................................13 4.2 串音值的表示與計算................................13 4.2.1 串音的消
除......................................14 4.3 演算法的概述......................................15 4.4 演算法細部說明....................................19 4.4.1 固定
方向之水平限制對的連接......................19 4.4.2 刪除圖形中無意義的邊............................21 4.4.3 未知方向之水平限制對的方
向指定..................22 4.5 網列的擺置........................................23 第五章 實驗結果.......................................24 第六章 結
論...........................................37 參考文獻..............................................38

參考文獻


1997.

